Decoder ( # Verilog )

 

2 to 4 Decoder  를 살펴보겠습니다.

아래의 진리표를 봐주세요

INPUT		OUTPUT
IN [1]	IN [0]	OUT [3]	OUT [2]	OUT [1]	OUT [0]
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

 

Decoder는 Encoder와 반대로 암호화된 데이터를 해석하는 역할을 하는 회로입니다

위의 진리표를 통해 식을 구하면 아래와 같이 표현 할 수 있습니다.

 

OUT [0] = IN [0]' IN [1]'

OUT [1] = IN [0] IN [1]'

OUT [2] = IN [0]' IN [1]

OUT [3] = IN [0] IN [1]

---

Gate Level

---

 

Verilog

Testbench

Sim