SR Latch를 살펴봅시다.
아래의 진리표를 봐주세요
| INPUT | OUTPUT | ||
| S (Set) | R (Reset) | Q | Qb |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 |
위의 진리표를 정리하면 아래와 같이 표현할 수 있습니다.
| INPUT | OUTPUT | ||
| S (Set) | R (Reset) | Q | Qb |
| 0 | 0 | Forbidden | |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | Hold | |
Sequential logic을 설계하기 위해 값을 유지하는 회로를 SR Latch로 표현 할 수 있습니다.
이에 추가로 En 신호를 주어 En = 0 일 때는 값과 상관없이 Hold 할 수 있는 회로를 만들 수 있습니다.
| INPUT | OUTPUT | ||
| En | S | R | next state of Q |
| 0 | x | x | No change |
| 1 | 0 | 0 | No change |
| 1 | 0 | 1 | Q = 0 (reset state) |
| 1 | 1 | 0 | Q = 1 (set state) |
| 1 | 1 | 1 | Indeterminate (Forbidden) |
다시 위에 회로에서 SR Latch 에서 사용하면 안되는 Forbidden을 없애기 위해
다시말해 S, R이 ( 0,0 ) ( 1,1 ) 인 상황을 없애주기 위해 S 와 R 신호 사이에 Inverter를 한 개 넣어줍니다.
| INPUT | OUTPUT | |
| EN | D | Next state of Q |
| 0 | x | No change ( Hold ) |
| 1 | 0 | Q = 0 (reset state) |
| 1 | 1 | Q = 1 (set state) |
이렇게 하면 SR을 D로 바꾼 D Latch가 만들어지고 저희가 사용해도 괜찮을 것들만 남게 됩니다.
자료출처 : https://www.youtube.com/watch?v=LBRQj2k2fLc&list=PLrJcoRcsaj2vCVaB8fgDwktmltu1jJTt9&index=12
'디지털논리회로' 카테고리의 다른 글
| JK Flip-Flop with D Flip-Flop (0) | 2024.06.22 |
|---|---|
| D Filp-Flop ( # Verilog ) (0) | 2024.06.22 |
| Synchronous, Asynchronous (0) | 2024.06.21 |
| Combinational logic - Sequential logic 차이 (0) | 2024.06.21 |
| Multiplexer ( # Verilog ) (0) | 2024.06.20 |