마지막으로 Instruction Fecth와 Datapath를 합성해 RISC Rtype이 정상작동하는지 확인해보겠습니다.자세한 내용은 이전 페이지들을 참고해주시면 감사하겠습니다. ReadmeSynthesis된 하드웨어의 모습을 보기 위해 Quartus로 설계하였습니다. RISC 문서를 통해 자세히 설계해야하지만, 인터페이스만을 통해 설계하기에 Imm Gen, Control unit, Mux 1개를 제외하고 설계하였습니다. R type의 동작 및 테스트를 목표로 두었으며 나중에 제외한 모듈을 추가할 수 있도록 설계했습니다. RISC-V 에서는 Pipeline을 사용합니다. Fetch, Decode, Execute,Writeback 등으로 단계를 나누므로 General한 디자인을 위해 Instructio..