juniordigital 님의 블로그

웨이퍼 ( wafer ) 란? Si, GaAs 등을 성장시켜 단결정 Ingot을 만들어 얇게 자른 원판 모양의 판을 말합니다.웨이퍼를 만들기 위해 Ingot을 만들어야 하는데, Ingot 을 만들기 위해 Furnace 라는 장비를 사용합니다.      잉곳을 만드는 종류로는 쵸크랄스키, 플로팅 존법 등이 있으며쵸크랄스키 장점으로 생산성이 좋고, 단점으로 불순물이 생길수 있고,플로팅 존법은 불순물이 없어서 좋지만 가격이 비싸다는 단점이 있습니다.  웨이퍼 제조 과정1. Furnace 안에 다결정 실리콘 잉곳을 넣어줍니다.2. 다결정 실리콘을 녹여 단결정 잉곳을 생성 3. 잉곳의 표면을 다듬고 적절한 크기로 절단 4. 웨이퍼 엣지를 둥글게 연삭5. 웨이퍼를 평평하게 만들어주고 오염을 제거합니다.6. 웨이퍼의..

반도체란? 전기 전도도가 도체와 부도체의 중간 정도 되는 물질을 반도체, Semi conductor라고 부릅니다.유리, 도자기, 플라스틱, 마른나무, 철, 전선, 알류미늄, 가위 등의 물질이 있을 때유리, 도자기, 플라스틱, 마른나무는 전기가 통하지 않는 부도체이고,  철, 전선, 알류미늄, 가위는 전기가 잘 통하는 도체입니다.반도체는 부도체와 같이 전기가 거의 통하지 않다가 특정 조건이 충족되면 전기가 통하게 됩니다. 도체는 전기가 너무 잘 통해 제어하기 어려우며, 제어가 필요할 때 제어하기 쉬운 반도체를 사용하기도 합니다. 반도체를 어떻게 만들까요? 8대공정다음글부터 알아볼 반도체를 제조하기 위한 대표적인 8대공정입니다.제조부터 EDS 까지 반도체 전공정, 패키징은 반도체 후공정이라고 합니다.8대공정..

회로가 작아짐에 따라 외부 노이즈 등에 보내고자 하는 정보가 바뀔 수 있습니다. 예를 들어 2진수 5비트 정보를 보내고 싶다고 가정 합시다. 10001 을 보내야하는데 10011이 보내질 수 있습니다. 잘못 보낸 정보를 확인, 수정을 하기 위해 어떤 방법이 있는지 살펴보겠습니다. sent -> 10001recieve -> 10011 위와 같이 1비트가 에러난 것을 Single bit - error 라고 합니다. VRC ( Vertical redundancy check ) 보내고싶은 데이터에 1비트를 추가해 Parity bit을 추가합니다. Parity bit의 역할은 1의 개수가 짝수가 될 수 있게 해주며 홀수가 나온다면 에러가 생겼다는 것을 확인 할 수 있습니다. ex)010001 ( o )110011..

이전 ECC의 문제점으로 1비트의 데이터만 잘못된 것은 알 수 있지만 2비트가 잘못된다면 오류가 검출되지 않습니다. 이를 개선하기 위해 데이터 전체와 추가적인 1비트의 Parity bit을 통해 2비트가 바뀌었다는 것을 detect 할 수 있습니다. VerilogTestbenchSim

전에 Parity bit 을 통해 1의 개수를 짝수개로 내보내 준 것에 추가해 데이터에 오류가 생겨서 홀수개가 나왔다면, 다음의 코드로 어디에서 오류가 생겼는지 알 수 있습니다. 7비트를 표현하기 위해 3비트가 필요하며 4bit + 3bit 형태로 3bit의 Parity bit 과 Hamming code를 이용해 작성할 수 있습니다. Verilog TestbenchSim

설계할 때 Area 가 작아짐에 따라 많은 회로들이 들어감에 따라 데이터에 오류가 생길 수 있습니다.오류에 따라 정상작동 하지 않을 수 있기에 확인할 수 있는 방법이 필요합니다 이에 1비트를 더 붙여서 1의 개수가 짝수개가 되게끔 데이터를 출력합니다. 이 추가된 1비트를 Parity bit이라고 하며 XOR gate를 통해 표현 할 수 있습니다.Verilog TestbenchSim

VerilogTestbenchSim

카운터를 이용한 시계 회로를 설계해보겠습니다.enable 신호를 통해 동작, reset 을 통한 초기화, 카운터에 동기화해 59까지 올라갔을 때 1초가 되었다는 것을 출력하고 다시 0으로 돌아가는 방식입니다. VerilogTestbenchSim

Up / Down counter 를 설계해보겠습니다. 먹스를 통해 select 신호가 1 일때는 - 1 을 더하고, 0일때는 +1 을 더합니다.클럭과 동기화해 동작하는 8bit 카운터를 구성했습니다. Verilog TestbenchSim

Xilinx의 Vivado를 사용했으며,다음과 같이 select 신호를 통해 4bit의 input 을  1 일땐 + , 0 일땐 - 를 동작하는 모델을 설계했습니다.정상적인 동작을 한다면 아래와 같이 신호가 나올것입니다.    Verilog Testbench Sim