Encoder ( # Verilog )

 

---

 

Encoder를 살펴보겠습니다.

아래의 진리표를 봐주세요

 

INPUT				OUTPUT
IN [3]	IN [2]	IN [1]	IN [0]	OUT [1]	OUT [0]
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

 

Encoder 는 2^n 개의 데이터 입력을 n개의 출력으로 나가게 해줍니다

데이터를 암호화 하는 역할을 하는 회로입니다.

 

위의 진리표는 4_to_2_Encoder 이며 식을 구하면 아래와 같이 표현 할 수 있습니다.

 

OUT [1] = IN [1] + IN [0]

OUT [0] = IN [2] + IN [0]

---

 

Gate Level

4 to 2 Encdoer

 

Y3  = IN [0] , Y2 = IN [1], Y1 = IN [2] 

---

Verilog

Testbench

Sim