Adder ( with mux, subtractor)

 

 

 

 

Add with mux, sub

 

 

Xilinx의 Vivado를 사용했으며,

다음과 같이 select 신호를 통해 4bit의 input 을  1 일땐 + , 0 일땐 - 를 동작하는 모델을 설계했습니다.

정상적인 동작을 한다면 아래와 같이 신호가 나올것입니다.

 

 

 

 

Verilog

 

Testbench

 

Sim