전에 Parity bit 을 통해 1의 개수를 짝수개로 내보내 준 것에 추가해 데이터에 오류가 생겨서 홀수개가 나왔다면, 다음의 코드로 어디에서 오류가 생겼는지 알 수 있습니다. 7비트를 표현하기 위해 3비트가 필요하며 4bit + 3bit 형태로 3bit의 Parity bit 과 Hamming code를 이용해 작성할 수 있습니다.
Verilog
Testbench
Sim
'Verilog' 카테고리의 다른 글
| RISC ( # R- Type # Fetch # Verilog ) (0) | 2024.07.31 |
|---|---|
| ECC ( Error colection code ) (2) (0) | 2024.07.04 |
| Parity bit (0) | 2024.07.04 |
| Watch ( 2 ) ( with counter ) (0) | 2024.06.28 |
| Watch (1) ( with counter ) (0) | 2024.06.28 |