juniordigital 님의 블로그

Encoder를 살펴보겠습니다.아래의 진리표를 봐주세요 INPUTOUTPUTIN [3]IN [2]IN [1]IN [0]OUT [1] OUT [0]100000010001001010000111 Encoder 는 2^n 개의 데이터 입력을 n개의 출력으로 나가게 해줍니다데이터를 암호화 하는 역할을 하는 회로입니다. 위의 진리표는 4_to_2_Encoder 이며 식을 구하면 아래와 같이 표현 할 수 있습니다. OUT [1] = IN [1] + IN [0]OUT [0] = IN [2] + IN [0] Gate Level Y3  = IN [0] , Y2 = IN [1], Y1 = IN [2] VerilogTestbenchSim

Full Subtractor 를 살펴보겠습니다.아래의 진리표를 봐주세요 INPUTOUTPUTABBorrow_inBorrow_outDifference0000000111100011010001011011101100011111 위의 진리표를 통해 식을 구하면 아래와 같이 나옵니다. Borrow_out = A' B + B Borrow_in + Borrow_in A'Difference = A ⊕ B ⊕ Borrow_in  Gate Level Full Adder 와 같이 Half subtractor 2개가 들어간 것을 확인 할 수 있습니다.  VerilogTESTBENCHSIM

Half Subtractor 를 살펴봅시다.아래의 진리표를 봐주세요. INPUTOUTPUTABBorrowDifference0000100101101100  위의 진리표를 통해 식을 구하면 아래와 같이 됩니다.  Borrow = A'Y Difference = A ⊕ B Gate Level  Half Adder에 NOT Gate 가 1개 추가된 것을 알 수 있습니다.이 외에 1과 XOR Gate를 연결해 보수를 취하는 방법도 있습니다.Verilog TESTBENCH SIM

Full Adder 에 대해서 살펴보겠습니다.아래의 진리표를 봐주세요.INPUTOUTPUTABC_inC_outSum0000000101100011011001001011101101011111  C_outC_in \ AB001011010001010111 SumC_in \ AB001011010010111010 진리표를 통해 카르노 맵을 이용해서 식을 구하면 아래의 식이 됩니다. C_out =  AB + BC_in + C_inASum =  A ⊕ B ⊕ C_in  Gate Level 자세히 보면 Half_Adder 2개를 이어서 Full_Adder를 구현한 것을 알 수 있습니다.VerilogTESTBENCH Sim

1자리의 이진수를 연산하는 Half Adder 를 살펴보겠습니다.아래의 진리표를 봐주세요INPUTOUTPUTABCarrySum0000100101011110 Half Adder 의 경우 Carry는 INPUT 모두 1인경우 1을 출력하는 AND Gate 로 표현 할 수 있습니다. Carry = AB Sum은 INPUT 중 1의 개수가 홀수일 때 출력하는 OR Gate 로 표현 할 수 있습니다. Sum = A ⊕ B = A'B + AB'  Gate level     Verilog TESTBENCH SIM

Digital Circuit 을 설계할 수 있는 기초 게이트에 대해 알아 봅시다.binary number 로 표현하는 진리표와 함께 설명하겠습니다.  두 개의 신호중 하나라도 1이라면 1을 출력합니다   두 개의 신호가 모두 0 일때 1을 출력합니다.   두 개의 신호가 서로 다를 때 1을 출력합니다.다른 표현으로 1이 홀수개로 있을 때 1을 출력합니다.  두 신호가 서로 같을 때 1을 출력합니다.다른 표현으로 1이 짝수개로 있을 때 1을 출력합니다.XOR, XNOR은 1비트를 추가해 전송 데이터에 오류가 없는지 확인하는 Parity bit으로 사용할 수 있습니다.

Digital Circuit 을 설계할 수 있는 기초 게이트에 대해 알아 봅시다.binary number 로 표현하는 진리표와 함께 설명하겠습니다.   버퍼 게이트는 입력 신호와 출력 신호가 같습니다.신호의 타이밍을 지연시킬때 사용합니다.   인버터는 입력 신호가 반대로 출력됩니다.  AND 게이트는 입력 신호 ( A, B )가 모두 1일때 1로 출력 합니다   NAND는 AND 게이트와 반대로 신호가 모두 1일 때를 제외하고 1로 출력합니다설계시 AND가 아닌 NAND를 이용할 경우 Area 측면에서 이득을 볼 수 있습니다.